两级运算放大器的设计与仿真

0.两级运算放大器的设计步骤

运算放大器简称运放是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的运放被用来实现各种功能从直流偏置的产生到高速放大或滤波。伴随者每一代 CMOS 工艺由于电源电压和晶体管沟道长度的减小为运放的设计不断提出复杂的课题。
运算放大器的设计可以分为两个较为独立的步骤第一步是选择或搭建运放的基本结构绘出电路结构草图第二步就要选择直流电流手工设计管子尺寸以及设计补偿电路等等然后在手工计算的基础上运用模拟电路仿真软件对设计的两级运放进行仿真并对电路进行后续的调试和修改。

1. 电路分析

1.1 电路结构

常见的 COMS 二级密勒补偿运算跨导放大器的结构如图 2.1 所示。主要包括四部分第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。

图2.1

1.2 电路描述

第一级为PMOS作为输入管的五管差分对提供高增益并且可以有效抑制共模信号干扰。第二级为共源级放大电路由M6、M7构成为电路提供大的输出摆幅并进一步提高增益。M14和Cc跨接在第一级输出级和第二级输出级之间起相位补偿作用M14工作与线性区通过偏置电路控制其导通电阻。偏置电路由 M8～M13 和 RB 组成这是一个共源共栅 Widlar 电流源。M8 和 M9宽长比相同。M12 通常是 M13 的几倍源极加入了电阻 RB组成微电流源产生电流 IB。对称的 M11 和 M12 构成共源共栅结构减小沟道长度调制效应造成的电流误差同时还为 M14 栅极提供偏置电压。

1.3 静态特性分析

第一级的电压增益为Gm1R1Gm1为M1,2跨导R1为M2、M4输出阻抗并联。第二级的电压增益为Gm2R2Gm2为M6跨导R2为M6、M7输出阻抗并联。
总的直流电压增益为Gm1Gm2R1R2＝gm1gm6(ro2//ro4)(ro6//ro7)
将 VGS－VT简写作 VGST有

电阻 ro由下式决定:

其中 λ 是沟道长度调制系数VE 为厄利电压L 为管子的有效沟道长度。
将gm和ro分别替换得到

可见两级运放的直流增益与过驱动电压 VGST和λ成反比而 L 增大λ将减小因此为了得到较高的增益应当选取较小的过驱动电压和较大的沟道长度。

1.3.1 偏置电路分析

偏置电路由 M8~M13 构成其中包括两个故意失配的晶体管 M12 和 M13电阻RB串联在 M12 的源极它决定着偏置电流和 gm12所以一般为片外电阻以保证其精确稳定。为了最大程度的降低 M12 的沟道长度调制效应采用了 Cascode 连接的 M10以及用与其匹配的二极管连接的 M11 来提供 M10 及M14的偏置电压。最后由匹配的 PMOS器件 M8 和 M9 构成的镜像电流源将电流 IB复制到 M11 和 M13同时也为 M5 和 M7提供偏置。

下面进行具体计算
镜像电流源 M8 和 M9 使得 M13 的电流与 M12 的电流相等从而有

且

联立上面两式得

整理得

一般的我们取W/L12＝4*W/L13

1.3.2 调零电阻分析

位于线性区的M14充当该两级运放的调零电阻其中 M14 管的电阻为

我们设置偏置电流使得 M11 与 M14 的源极电压相同从而使得VGS11＝VGS14需满足VGS13＝VGS6从而

并且

将上式带入Rz,我们得到

1.4 小信号分析

1.4.1 零极点分析

两级运算放大电路小信号等效模型入下图所示

其中R1、R2分别为第一级、第二级输出阻抗C1＝Cdb2＋Cdb4＋Cgs6Cgs6为C1的主要成分C2＝Cdb6＋Cdb7＋CLCL为C2的主要成分
列KCL节点电流方程

解KCL方程并化简零极点得到

P1＝1/(Gm2R1R2Cc)
P2＝Gm2/C2
P3＝1/RzC1
Z＝1/Cc(Rz-1/Gm2)

Av＝Gm1Gm2R1R2
GBW＝Gm1/Cc

1.4.2 相位补偿分析

通过调节M14和M11的长宽比可以起到调节Rz阻值大小实现移动右半平面零点的作用。如果将零点移到左半平面并与第二极点重合这样一来可以起到消去第二极点的作用这要求

但在实际的电路实现中在负载电容未知或者运放工作过程中负载电容发生变化的情况下很难使得零点和第二极点精确抵消。另外即使在设计时使得零点的位置等于第二极点由于工艺波动和寄生电容的影响会使得 Rz 和电路中其它相关的参数偏离原先的设计值这样一来两者不能够完全抵消反而会形成相邻的零、极点对会对电路的瞬态性能产生不利的影响。

如果将零点移到左半平面略大于 GBW 的位置一般为 1.2 倍 GBW 处从而使得相位超前可以提高电路的稳定性。这就需要

同时使非主极点 p2在 1.5GBW 处本次二级运算放大器设计采用这种方法来补偿相位。

2. 电路设计

2.1 设计指标

设计指标如下表

设计指标
AVDD	1.8V
AVSS	0V
负载电容	3pf
静态功耗	≤0.5mW
开环直流增益	≥65dB
相位裕度	≥60°
GBW	≥50MHz
转换速率	≥20V/us

2.2 设计步骤

1.选择Cc的大小。
Cc取值通常为CL的三分之一左右暂取1.5pf。考虑压摆率指标IDS5/Cc≥30V/us得IDS5≥45uA。
2.分配各支路电流。
IDS5＝50uA IDS7＝200uA ID8＝ID9＝10uA270uA×1.8V＝0.486mW＜0.5mW满足静态功耗指标。
3.相位补偿。
由1/Cc(Rz-1/Gm2)＝1.2×Gm1/CcGm2＝1.5×Gm1/Cc得Rz＝(1/1.2＋gm1/gm6)×1/gm1; gm6/gm1≈5。
4.选择过驱动电压。
VDSAT1降低有助于提高电压增益、共模抑制比以及电源抑制比并且在同等电流前提下过驱动越小跨导越大。因此VDSAT1尽量取小这里取VDSAT1＝100mV。
5.计算M1,2宽长比。
已知 ID1＝25μAVDSAT1＝0.1V计算得(W/L)1,2≈37。
6.计算 M3,4、M6、M5和 M7的宽长比。
为使M5不进入线性区VDSAT5不能过大取VDSAT5＝300m得(W/L)5＝8.29为方便其他MOS管设计取(W/L)5＝10ID7＝4ID5故(W/L)7/(W/L)5＝4/1得(W/L)7＝40由gm6/gm1＝5ID6＝8ID1＝8ID4计算得VDSAT6≈160mV(W/L)6≈180且VGS4近似等于VGS6有(W/L)3,4/(W/L)6＝1/8得(W/L)3,4＝21.875取(W/L)3,4＝22。
7.计算 M8,9、M10,11、M12、M13的宽长比和 RB 的阻值。
取(W/L)12＝4*W/L)13由VGS13＝VGS6可得(W/L)13＝(IRB/ID6)×(W/L)6,(W/L)13＝9,因此W/L)12＝36带入式IB表达式中可解得RB≈8061ΩID9/ID7＝10uA/200uA＝(W/L)9/(W/L)7得(W/L)9＝(W/L)8＝2将Rz＝(1/1.2+gm1/gm6)×(1/gm1)带入Rz表达式求解取(W/L)14＝16,计算得(W/L)10,11＝2。

至此器件参数设计完成由于沟道调制效应以及体效应的影响各支路电流、MOS管跨导及过驱动电压较设计值会存在一定误差并且由与M6管宽长比很大将引入很大的寄生电容使得C1变大P3极点变小使相位裕度减小将在后面的电路仿真讨论。
最终得到的器件参数如下:

M1	37um/1um	M2	37um/1um
M3	22um/1um	M4	22um/1um
M5	10um/1um	M6	180um/1um
M7	40um/1um	M8	2um/1um
M9	2um/1um	M10	2um/1um
M11	2um/1um	M12	36um/1um
M13	9um/1um	M14	16um/1um
Cc	1.5pF	RB	8.06kΩ

3. 电路仿真

使用Cadence virtuoso IC618对该两级运放进行电路仿真采用tsmc65nm工艺库完成电路搭建如下图所示

3.1 DC直流仿真

完成电路原理图搭建后在ADE L 仿真器中输入预设参数选择DC分析输入共模电平为0.9V。

DC仿真结果如下

由于沟道调制效应以及体效应的影响IRB实际值小于10uA减小RB值使IRB接近10uA并且由于W/L1较W/L5大很多M1,2过驱动电压将远小于M5这就容易使M1、M2进入亚阈值区这里M1、M2选择低阈值NMOS管。输出共模电平为980mV。

输入共模范围

输入共模范围即放大器第一级所有 MOS 管工作在饱和区的共模输入电压范围。共模输入范围仿真方法如下
calculator-OS可查看器件DC参数选中M0、M3以及M5的region参数查看器件的工作区域其中region＝0为关断区region＝1线性区region＝2饱和区region＝3亚阈值区region＝4击穿区。

DC参数扫描设置变量为VIN_CM扫描范围为01.8V,扫描结果如下

共模输入范围为0.5V1.58V

输出电压摆幅

该两级运算放大器的最大输出电压摆幅为VDD-2*VDSAT输出电压摆幅仿真方法如下
在运放一端施加0.9V电压另一端在0.9V±10mV范围内扫描DC电压同时画出VOUT

在0.9V±1mV范围内继续扫描DC电压

输出电压范围为175mV1.66V输出电压摆幅为(1.66-0.98)×2＝1.36V

3.2 ac仿真

幅频响应

ac小信号仿真结果如下

仿真结果显示GBW和PM均小于设计指标。PM小于45°因此P2位于GBW内且P2＝gm6/2πCL≈100MHz＞GBW。

分析发现W/L6很大导致其寄生电容很大约为1.45pF1/(RzC1)≈48MHz

将M6的W、L同时减半以减小该寄生电容仿真发现

Cgs减小为0.36pF,PM约为60.7°GBW约为54.55MHz满足指标要求但由于M6沟道长度减半沟道调制效应变得更加显著为了平衡M6、M7电流输出共模电平升高将极大减小输出电压摆幅。
因此仍保持M6宽长不变尝试移动左零点补偿该寄生电容引起的极点。

M14的宽长比控制着Rz的大小通过扫描M14的宽长比发现当W/L14＝12时满足GBW指标要求,但仍不满足PM指标。
为了获得更好的PM和GBW指标将W/L1修改为50W/L10和W/L11修改为1W/L14修改为9对Cc值进行参数扫描

Cc修改为2pFPM和GBW均达到指标要求适当的增大Cc可以获得更好的相位裕度但Cc增大同时会减小GBW和压摆率。

PSRR

PSRR+
正电源抑制比(66.3+5.45)≈72dB

PSRR-
负电源抑制比(66.3+19.54)≈86dB

3.3 tran仿真

压摆率

给差分输入管一端施加脉冲阶跃信号选择tran分析画出VOUT输出曲线点击measurement-transient measurement仿真得压摆率为28.9V/us＞20V/us

3.4 noise仿真

由于第二级噪声等效到输入端需要除以第一级增益因此两级运放的噪声集中在第一级。输入噪声电压由热噪声和闪烁噪声两部分组成

在中低频段闪烁噪声为主要部分其等效输入参考噪声电压为

所以一般采用增大输入管面积的方法来优化电路的噪声性能。

noise仿真结果如下

输入参考噪声电压为48.17nV/ √Hz@1KHz。

4.仿真结果

Cadence仿真结果见下表

器件最终参数

M1	50um/1um	M2	50um/1um
M3	22um/1um	M4	22um/1um
M5	10um/1um	M6	180um/1um
M7	40um/1um	M8	2um/1um
M9	2um/1um	M10	1um/1um
M11	1um/1um	M12	36um/1um
M13	9um/1um	M14	9um/1um
Cc	2pF	RB	7.5kΩ

性能指标

性能指标
输入共模范围	0.4V1.62V	–
输出电压范围	175mV1.66V	–
输出电压摆幅	1.36V	–
负载电容	3pf	＝3pF
静态功耗	(276.3uA×1.8V)＝0.497mW	≤0.5mW
开环直流增益	66.3dB	≥65dB
相位裕度	61.7°	≥60°
GBW	54.62MHz	≥50MHz
转换速率	28.9V/us	≥20V/us
等效输入噪声	48.17nV/ √Hz @1KHz	≤ 300 nV/ √Hz @1KHz